

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-074764

(43) Date of publication of application: 20.03.1989

(51)Int.CI.

H01L 29/80 H01L 21/20

H01L 29/205

(21)Application number: 62-232814

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

17.09.1987

(72)Inventor: MATSUNO TOSHINOBU

INOUE KAORU


(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To increase critical film thickness, to reduce a band gap and to augment the difference (ΔΕc) of conduction bands by forming a grated channel layer, in which the composition ratio of a multicomponent mixed-crystal semiconductor is selected so that lattice matching can be conducted sufficiently with the layer of a substrate on the interface between a channel layer and the layer on the substrate side and changed continuously toward the surface side.

CONSTITUTION: A undoped GaAs buffer layer 2 and a grated InxGa1-xAs layer 3 are shaped onto a semininsulating GaAs substrate 1. Lattice matching is performed completely as x=0, the same GaAs as the layer 2, on the interface with the GaAs buffer layer 2 in the variation of a composition ratio (x), (x) is increased toward the surface of the substrate, and a band gap is maximized as x=1, InAs, on the surface side from the center of a channel, ΔEc is also maximized and mobility is also maximized. (x) is gradually reduced again toward





the surface side, and lattice matching is executed as x=0, GaAs, on the interface with an undoped AlxGa1-xAs layer (x=0.3) 4.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

卵日本国特許庁(JP)

① 特許出願公開

昭64-74764 四公開特許公報(A)

@Int Cl.4

識別記号

庁内整理番号

四公開 昭和64年(1989) 3月20日

29/80 H 01 L 21/20 29/205 H-8122-5F 7739-5F

8526 - 5F

審査請求 未請求 発明の数 1 (全4頁)

63発明の名称 半導体装置

松

昭62-232814 の特

昭62(1987)9月17日 四出 頭

63発 眀 者 伸

大阪府門真市大字門真1006番地 松下電器產業株式会社内

大阪府門真市大字門真1006番地 松下電器產業株式会社内

73発 明 者 顋 人 他出

旗 井 E 松下電器產業株式会社

大阪府門真市大字門真1006番地

弁理士 中尾 外1名 理 敏男 分代

野

1、発明の名称

半導体装置

2、特許請求の範囲

半導体基板上に形成された半導体パッファー上 **にパンドギャップの大きなドーピングを行なった** 第1の半導体層を設け、前記第1の半導体層の上 化、前記第1の半導体層と同一の組成から基板表 面方向に向かってパンドギャップが小さくなり段 小値をとり再び大きくなる様に組成を連続的に変 化させた多元混晶半導体層を設け、前記多元混晶 半導体層上に前記多元混晶半導体層よりパンドギ ・ャップが大きく、格子整合が可能なドーピングさ れた第2の半導体層を設けてなる半導体装置。

3、発明の詳細な説明

産桑上の利用分野

本祭明は半導体装置に関し、特にたとえば格子 歪を有するヘテロ接合を用いた電界効果トランジ スタに関するものである。

従来の技術

格子盃を有するヘテロ接合電界効果トランジス タとしては、2次元電子の走行するチャネル層に パンドギャップが小さく、高電子護庭を得る事が でき、電子移動度が大きい、高電子移動度トラン ジスタ(HBMT)がある、第4図にシヘグルへ テロ構造の InGaAs/A/GaAs HEMTの例を 示す。

第4図の構造において18世半絶録性G&A®基板 で、17はΟ.5μ¤ のノンドープGaAsパッファ - 層である。その上に形成された18はノンドー プIngGainuxAs チャネル層(エ=O.15)で あり膜厚は200A程度で歪履となっている。19 はノンドープA&GaAs 踏よりなるスペーサ層で ある。20は1~2×10¹⁸cm⁻³のドーピングを された電子供給層となる、N型A4GaAs 層で IngG1-xAs 層との低子親和力の差により、ポ テンシャルの井戸が形成され、眉18と19の界 面に2次元電子ガス22を形成している。との2 次元電子ガス22をゲートによりコントロールし FET動作をさせている。

特開昭64-74764(2)

19はノンドープA&GaA® 層はN型A&GaA® 層20に存在するイオン化不純物と2次元電子ガスとを空間的に分離している。21はN型GaA®層でソース、ドレインのオーミックの形成を容易にする為に設けられた cap層である。

とのチャネル層18にIn_xGa_{1-x}As を用いたHBMTは従来のGeAsを用いたものと比較して、コンダクションバンドの差 AEc がGeAsの約2倍で、より高い過度の2次元電子ガスを得る事ができ、また有効質量も小さい為、電子移動度も大きく、高gm (相互コンダクタンス)のFETの実現が可能となる。

発明が解決しようとする問題点

第4図に示す様な従来のIn_xGa_{1-x}As をチャネル層18に用いた構造においてはIn_xGa_{1-x}As の組成比×を大きくする事によりパンドギャップが小さくなり、 4Bo が増大し、2次元電子ガス機度もさらに増大し、電子移動度も増加し、9m の向上を図る事ができる。しかしGaAs,A&GaAs とInGaAs とでは格子定数の差が大きく

十分できる様選択し、表面側に向って徐々に組成 比を連続的に変化させてゆきパンドギャップを徐 々に小さくし、再び表面側に向ってパンドギャッ プを大きくなる様組成比を連続的に変化させたグ レーティドチャンネル層とし、最終的にチャンネ ル層と表面側の層との界面では十分格子整合が行 なわれる様チャネル層多元混晶半導体の組成比と するものである。

作用

本発明においては、組成を連続的に変化させる 為、格子定数も格子整合のとれた状態から歪を徐 々に緩知しながら連続的に変化していくので等価 的に臨界膜厚を大きくする事ができ、パンドギャ ップが小さくなり、 AEc を大きくする事が可能 となる。

夹 施 例

第1図に本発明をIn_xGa_{1-x}Ae/AdGaAe シングルヘテロ構造に適用した実施例を示す。 1 は半絶録性GaAe 基板で2はその上に形成された ノンドープのGaAeパッファー層である。3は本 GaAs/InGaAs および A & GaAs/InGaAs の それぞれの界面でミスマッチが生じ、 InGaAs 層が歪んでいる。 $In_xGa_{1-x}As$ の格子定数 a は一般に a=6.8638+0.4054x(Å) で得られる。 GaAs の格子定数 $a_0=6.8638(Å)$ であり、 これらより GaAs と $In_xGa_{1-x}As$ とのミスマッチを求めて見ると x=0.15 で約1%と たる。 x が一定の場合、 $In_xGa_{1-x}As$ 層の厚さがある厚さ(臨界膜厚)を越えると歪みが限界に達し、 クラック等が発生する。 臨界膜厚は x の増加と共に減少する事が知られており、第5回に示すごとく x=0.4 では x=0

従って従来の構造では2次元機度ガス機度を向上させる為に×を大きくすれば膜厚を小さくする必要があり、膜厚が極端に小さくなると2次元電子ガスが形成されなくなり、×をある程度非常に大きくする事は困難であった。

問題点を解決するための手段

本発明は多元混晶半導体の組成比をチャネル層 と基板側の層との界面では基板の層と格子整合を

発明のポイントとなるグレーティッド

IngGanagAs 層であり組成比=の変化は第2 図の様に行なり。すなわちGaAsパッファー2と の界面ではx=O寸なわち磨2と同じGaAsとし て格子整合が完全に行なわれている状態にし、基 板表面に向うに従って*を増加させチャンネルの 中心から姿面倒でまニ1寸なわちInAsとする事 でパンドギャップが最大(~0.35eV) で dEc も最大となり移動度に関しても最大となる事が期 待できる。また姿面側になるに従って再びェを小 さくしていき、ノンドープAlzGa1-zAs 層 (x=0.3)4との界面でx=0でGaAsとなり格 子整合が行なわれる様にする。GaAsと AlgGa1-gAs(x=0.3) との格子整合につい てはGaAsの格子定数 aGaAs=5.854 Aで AfGaAs HaAfGaAs=5.666 A(x=0.3) でミスマッチは0.04%でほぼ完全に格子整合さ れており、ミスマッチ等化よる界面が2次元電子 ガスに及ぼす、移動度の減少。電子濃度の減少と いった影響を軽減することができる。5はキャリ

特開昭64-74764(3)

ア供給層のN型AIGaAs 局でドーピングIGND はND=1 \sim 2 \times 10 18 Gs $^{-5}$ としx=0.3としている。 4はノンドープAIGaAs スペーサー層でもはN=GaAs キャップ層である。

本発明をInxGa1-xAs/AsGaAs ダブルへテロ報意に適用したものを第3図に示す。では半絶縁性GaAs基板、8はノンドーブGaAsバッファー暦(1000Å)、9はノンドーブAsGaAs バッファー暦(2000Å) である。10,11はそれぞれN型AsGaAs キャリア供給層(100~150Å)、ノンドーブAsGaAs スペーサー暦(~50Å)であり、シングルヘテロ構造で基板側にもキャリア供給層をつけた構造となっている。他の層についてはシングルヘテロと同じである。すなわち13はグレーティッドInxGa1-xAs層、14はN型AsGaAs キャリア供給層、15はN型GaAsキャップ層である。本発明はInGaAs/AsGaAs のみならず他の組み合わせについても適用できる事は言うまでもない。

発明の効果

イッドIn_xGa_{1-x}As 層、4,11,13…… ノンドープA&GaAs スペーサー層、5,10, 14……N型A&GaAs キャリア供給層、6,15 ……N型GaAsキャップ層、18…… In_xGa_{1-x}As 歪層。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名


本発明は、チャンネル層の組成を連続的に変化させた多元協晶を用る事により格子定数の異なるへテロ接合を形成する事が可能であり、パンドギャップの小さな層を用る事で 4Ec を大きくでき、ヘテロ接合にかける 2 次元電子ガス機度を向上させ、PETの高 9m 化を図り、性能の向上が可能となる。

4、図面の簡単な説明


第1図,第3図は本発明の実施例の

1,で……半絶緑性 GaA s 基板、2,9……ノンドープ GaA s パッファー層、8……ノンドープ A f GaA s パッファー層、3,12……グレーテ


第 1 図




第 2 图



第 3 図



第 4 段



第 5 図

